BUS DRIVING CIRCUIT

Patent number:

JP7020973

Publication date:

1995-01-24

Inventor:

KUROSU SHIGERU

Applicant:

SONY CORP

Classification:

- international:

G06F3/00

- european:

Application number:


JP19930189332 19930701

Priority number(s):

Report a data error here

Abstract of JP7020973

PURPOSE: To limit the number of synchronous switching bits by deciding the number of bits which vary in value before and after a clock, inverting and outputting all original data at a time with a next clock and outputting a data polarity flag, and inverting received data on a reception side corresponding to the value of the polarity flag and inputting the data. CONSTITUTION:On the transmission side, a D flip-flop 20 delays data 10 by one clock and a logic circuit 23 exclusively ORs the original data 10 with data 12, which are outputted one clock later, bit by bit. In a majority decision circuit A, the output of a comparator 26 becomes 1 only when '1' bits among all N bits become more than N/2 bits. At this time, a selector 21 outputs the inverted data 15 of the original data 15. Further, the data polarity flag becomes 1 only when the data 15 are inverted to the data 10. On the reception side, the original data are restored on the basis of the polarity flag 16.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-20973

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G06F 3/00

G

審査請求 未請求 請求項の数2 FD (全 5 頁)

(21)出願番号

特願平5-189332

(22)出願日

平成5年(1993)7月1日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 黒須 茂

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 高橋 光男

(54) 【発明の名称】 パス駆動回路

(57)【要約】

【目的】 従来の方法では解決しきれなくなった問題を解決でき、同時スイッチングピット数を制限できるようにする。

【構成】 送信側ではDフリップフロップ20がデータ10に1クロックの遅延をかける。オリジナルのデータ10と、1クロック後に出力されるデータ12とは、Exclusive-OR論理回路23によってビット毎の排他的論理和がとられ、その結果が多数決回路Aへ供給される。多数決回路Aでは、全Nビット中、「1」のビット数がN/2ビット以上のときにのみアナログ電圧比較器26の出力が「1」となる。従って、セレクタ21では、各クロックの前後で反転したビット数の合計がN/2以上になった場合にのみオリジナルデータに対して出力端/Qからの反転されたデータ15が出力される。また、データ極性フラグ16はデータ15がデータ10に対して反転した場合にのみ「1」となる。一方、受信側では上記データ極性フラグ16に基づいてオリジナルデータが復元される。



1

【特許請求の範囲】

【請求項1】 マルチピットの同期式パス駆動回路において、

バス上に1クロック前に送出したデータと、次のクロックで送出するオリジナルデータとを比較し、クロックの前後で値の変化したピットの数を判定する判定手段と、判定結果に基づいて、次のクロックでバス上に送出するオリジナルデータを一度に反転して出力する反転手段と、

バス上のデータがオリジナルデータに対して反転してい 10 ることを示すデータ極性フラグを出力するフラグ出力手 段と、

受信側において、前記極性フラグの値に応じて、受信データを反転して取込む取込手段とを具備することを特徴とするパス駆動回路。

【請求項2】 判定手段は、デジタル入力の各ピットの 重みが等しい一種のD/Aコンパータと、前配D/Aコンパータのアナログ出力電圧に対して、しきい値がピット数の1/2に設定された電圧比較器とを有することを 特徴する請求項1記載のパス駆動回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えば、コンピュータ または通信の技術分野で用いられるマルチピットの同期 式バスを駆動するバス駆動回路に関する。

[0002]

【従来の技術】LSI等を用いた、動作周波数の高いマルチピットの同期式パス駆動回路においては、特に、その出力パッファがクロックに同期してパスを直接駆動する際に、1クロック前のデータに対して同時に反転する 30ピット数が多くなると、LSI内部回路の動作に影響を及ぼすことがある。このため、同時スイッチングピット数の制限という問題が起きてくる場合がある。そこで、従来のパス駆動回路では、LSI内部のI/Oセルの配置を工夫したり、電源ラインを強化することで解決していた。

[0003]

【発明を解決しようとする課題】ところで、上述したマルチピットの同期式パス駆動回路においては、近年、CPUの高性能化や、パスのパンド幅の増大等に伴い、ピ 40ット数が増大する傾向にある。このため、前述したLSI内部のI/Oセルの配置を工夫したり、電源ラインを強化する方法だけでは、同時スイッチングピット数の制限という問題を回避できないという問題が生じる。

【0004】そこで本発明は、バスのビット数の増大によって、LSI内部のI/Oセルの配置の工夫、電源ラインの強化等だけでは解決しきれなくなった問題を解決でき、同時スイッチングビット数を制限できるバス駆動回路を提供することを目的としている。

[0005]

【課題を解決するための手段】上記目的を達成するため、本発明によるパス駆動回路は、マルチビットの同期式パス駆動回路において、パス上に1クロック前に送出したデータと、次のクロックで送出するオリジナルデータとを比較し、クロックの前後で値の変化したビットの数を判定する判定手段と、判定結果に基づいて、次のクロックでパス上に送出するオリジナルデータを一度に反

転して出力する反転手段と、バス上のデータがオリジナルデータに対して反転していることを示すデータ極性フラグを出力するフラグ出力手段と、受信側において、前記極性フラグの値に応じて、受信データを反転して収込

む取込手段とを具備することを特徴としている。

【0006】また、判定手段は、デジタル入力の各ピットの重みが等しい一種のD/Aコンパータと、前記D/Aコンパータのアナログ出力電圧に対して、しきい値がピット数の1/2に設定された電圧比較器とを有するようにしてもよい。

[0007]

【作用】本発明では、パス上に1クロック前に送出した プータと、次のクロックで送出するオリジナルデータと を判定手段によって比較し、クロックの前後で値の変化 したピットの数を判定し、該判定結果に基づいて、次の クロックでパス上に送出するオリジナルデータを反転手 段により一度に反転して出力するとともに、パス上のデータがオリジナルデータに対して反転されているか、 あるいは反転されていないかを示すデータ極性フラグをフラグ出力手段により出力する。一方、受信側においては、取込手段により出力する。一方、受信側においては、取込手段により、上記極性フラグの値に応じて、受信データを反転して取込む。この結果、マルチピットの 30 同期式パス上において、クロックの前後でピット反転を生じる信号線の数を、判定手段により設定されるピット 数以下に制限できる。

【0008】また、判定手段において、デジタル入力の各ピットの重みが等しい一種のD/Aコンパータと、前記D/Aコンパータのアナログ出力電圧に対して、しきい値がピット数の1/2に設定された電圧比較器とを有するようにすることにより、クロックの前後でピット反転を生じる信号線の数を、常に、全ピット数の1/2以下に制限できる。

0 [0009]

【実施例】以下、本発明の一実施例を図面に基づいて説明する。

【0010】図1は本発明の一実施例の構成を示すプロック図である。なお、パスのデータピット数をNピットとして説明する。但し、Nは偶数であるものとする。

【0011】図において、10は、内部信号バス(以下、バスという)を介して供給されるドピットのデータであり、このデータ10は、Dフリップフロップ20およびExclusive (排他的)-OR論理回路23の一方の50入力端に供給される。Dフリップフロップ20は、上記

データ10と同数のビット構成であり、同相出力Q、反 転出力/Qを有している。Dフリップフロップ20は、 クロック信号11によって上記Nピットのデータ10に 1クロックの遅延をかけた後、このNピットのデータを 同相出力Q、反転出力/Qから、それぞれ、Nピットの セレクタ21の入力端A、Bに供給する。セレクタ21 は、セレクト信号Sが「O」の時に入力端Aに供給され たデータを出力端Yへ出力し、「1」の時に入力端Bに 供給されたデータを出力端Yへ出力する。そして、セレ クタ21の出力端Yから出力される遅延されたデータ1 2は、Exclusive-OR論理回路23の他方の入力端 と、出力パッファ27とに供給される。

【0012】出力パッファ27は、Nピットの外部パス 15を駆動する。なお、図示する出力制御信号 (/ENAB LE) 17は、必要に応じて、出力パッファ27の出力を ハイ・インピーダンス状態にするものである。

【0013】 一方、Exclusive - OR論理回路23は、 オリジナルのデータ10と、1クロック後に出力される データ12とに対して、ピット毎のExclusive (排他*

 V_{COMP} = $V_1 - R_1 m_1$

(1)

の電圧が印加される。一方、アナログ電圧比較器26の※ ※プラス端子には、

 $V_{comp+} = (V_{RF1} - V_{RF2}) \cdot R_3 / (R_2 + R_3) \cdots (2)$

の基準電圧が印加されている。

【0016】 したがって、多数決回路では、m=N/2★

 $R3/(R2+R3)=(V1-R1\cdot N1/2)/(VRF1-VRF2)$ (3)

となるように、抵抗器R2、R3を選択すれば、全Nビッ ト中、「1」のピット数がN/2ピット以上のときに、 アナログ電圧比較器26の出力信号14が「1」とな る。このアナログ電圧比較器26の出力信号14は、D フリップフロップ22に供給される。

【0017】このアナログ電圧比較器26の出力信号1 4は、Dフリップフロップ22において、Dフリップフ ロップ20に供給されるクロックと同じクロック信号1 1によって1クロックの遅延がかけられ、前述したセレ クタ21のセレクト信号Sとして供給されている。

【0018】 したがって、セレクタ21の出力データ1 2に注目してみると、各クロックの前後で、反転してい るピット数の合計がN/2以上になると、外部パス15 にはオリジナルデータに対して、反転したデータが出力 される。したがって、外部パス15上のデータにおいて 40 は、クロックの前後で、反転するビット数の合計は、常 にN/2以下になっている。

【0019】また、現在、出力中のデータが、オリジナ ルデータに対して反転しているか否かを受信側に知らせ るために、データ極性フラグ16として、反転している 場合は「1」、オリジナルデータと同じ場合は「0」と なる信号が出力される。なお、28は、データ極性フラ グ16を駆動する出力バッファである。

【0020】上述した構成において、データ10は、D フリップフロップ20およびExclusive(排他的)-〇 50 11によって1クロックの遅延がかけられた後、セレク

R論理回路23の一方の入力端に供給される。Dフリッ プフロップ20は、クロック信号11によって上記Nビ ットのデータ10に1クロックの遅延をかけた後、この Nビットのデータを同相出力Q、反転出力/Qから、そ 30 れぞれ、Nビットのセレクタ21の入力端A, Bに供給 する。セレクタ21は、セレクト信号Sが「O」の時に 入力端Aに供給されたデータを出力端Yへ出力し、 「1」の時に入力端Bに供給されたデータを出力端Yへ

★であるから、(1)式と(2)式とから、

出力する。そして、セレクタ21の出力端Yから出力さ れる遅延されたデータ12は、Exclusive-OR論理回 路23の他方の入力端と、出力パッファ27とに供給さ れる。

【0021】一方、Exclusive-OR論理回路23は、 オリジナルのデータ10と、1クロック後に出力される データ12とに対して、ピット毎のExclusive (排他 的) - ORをとることにより、クロックの前後で反転し たピットを検出し、その結果を多数決回路Aへ供給す る。多数決回路Aにおいては、全Nビット中、「1」の ピット数がN/2ピット以上のときにのみ、アナログ電 圧比較器26の出力信号14が「1」となる。このアナ ログ電圧比較器26の出力信号14は、Dフリップフロ ップ22に供給される。

【0022】このアナログ電圧比較器26の出力信号1 4は、Dフリップフロップ22において、クロック信号

*的) - ORをとることにより、クロックの前後で反転し たピットを検出する。このExclusive-OR論理回路2 3が出力するデータ13は、破線部Aで示すNビットの 入力端を有する多数決回路に入力される。24,24, …は、電流スイッチであり、データ13の各ピットによ ってコントロールされ、「0」の時にオフ、「1」の時 にオンとなる。25, 25, …は、各ピットの電流値が iの定電流源であり、それぞれに対応する電流スイッチ 24、24、…がオンとなることで抵抗R1に電流1を

供給する。

【0014】また、26はアナログ電圧比較器であり、 プラス入力端子に印加される電圧をV+、マイナス入力 端子に印加される電圧をVーとすると、V+≧V-の時 に正論理「1」、V+≦V-の時に負論理「0」を出力

【0015】上記アナログ電圧比較器26のマイナス端 子には、データ13のNピット中、mピットが「1」の 場合、抵抗R1に流れる電流がm×1であることから、

タ21のセレクト信号Sとして供給されるとともに、出力パッファ27を介して、データ極性フラグ16として出力される。したがって、セレクタ21の出力データ12に注目してみると、各クロックの前後で反転したビット数の合計がN/2以上になった場合にのみ、外部パスには、オリジナルデータに対して出力端/Qから出力される反転したデータ15が出力され、上記ピット数の合計がN/2より小さい場合には、出力端Qから出力されるデータ10と同一のデータ15が出力される。また、データ極性フラグ16は、データ15がオリジナルのデータ10に対して反転している場合は「1」、オリジナルのデータ10と同じ場合は「0」となる。

【0023】次に、図2は同実施例の受信側の構成を示すプロック図である。この図において、パッファ40は、外部回路より供給されるデータ30をNビットのDフリップフロップ41に供給する。上記データ30は、図1に示すデータ15に相当する。Dフリップフロップ41は、同相出力Q、反転出力/Qを持ち、クロック信号33によって上記外部パス上にあるNビットのデータ30に1クロックの遅延をかけた後、このNビットのデータを同相出力Q、反転出力/Qから、それぞれ、Nビットのセレクタ42の入力端A、Bに供給する。

【0024】また、32は、図1に示すデータ極性フラグ16と同一のものであって、このデータ極性フラグ32は、パッファ43を介して、Dフリップフロップ44は、データ極性フラグ32をクロック信号33によって1クロックの遅延をかけ、これをセレクタ22のセレクト信号Sとして供給するようになっている。

【0025】セレクタ42は、セレクト信号Sが「0」の時に入力端Aに供給されたデータを出力端Yへ出力し、「1」の時に入力端Bに供給されたデータを出力端Yに出力する。このセレクト信号Sは、セレクタ42の入力信号に同期(遅延)したデータ極性フラグ32によって切り替えられる。なお、Dフリップフロップ41と4とには、各々、クロック信号33が供給されており、このクロック信号33は、図1に示すクロック信号11と周波数、および位相が一致しているものとする。

【0026】上述した構成において、データ30は、バッファ40を介してDフリップフロップ41に供給され 40 る。Dフリップフロップ41は、クロック信号33によってデータ30に1クロックの遅延をかけた後、これを同相出力Q、反転出力/Qからそれぞれ出力する。また、データ極性フラグ32は、バッファ43を介してDフリップフロップ44に供給される。Dフリップフロップ44は、データ極性フラグ32をクロック信号33によって1クロックの遅延をかけた後、これをセレクタ22のセレクト信号Sとして出力する。

【0027】したがって、セレクタ42においては、セレクト信号Sが「0」の場合、すなわち、外部回路から 50

供給されたデータ30(15)がオリジナルのデータ10と同じ場合には、入力端Aに供給されたそのままのデータ15が出力端Yへ出力され、セレクト信号Sが「1」の場合、すなわち、外部回路から供給されたデータ30(15)がオリジナルのデータ10に対して反転されている場合には、入力端Bに供給された、反転されたデータ10が出力端Yへ出力される。以上から、内部パス31には、図1の10と同じオリジナルデータが復元される。

【0028】なお、ここでは、全ビット数の1/2に対して、同時スイッチングの制限ビット数に多少の余裕があるようにすべきであり、したがって、多数決回路Aは高精度である必要はない。

[0029]

【発明の効果】以上説明したように、本発明のバス駆動 回路では、送信側において、バス上に1クロック前に送 出したデータと、次のクロックで送出するオリジナルデ ータとを判定手段によって比較し、クロックの前後で値 の変化したビットの数を判定し、該判定結果に基づい て、次のクロックでパス上に送出するオリジナルデータ を反転手段により一度に反転して出力するとともに、バ ス上のデータがオリジナルデータに対して反転されてい るか、あるいは反転されていないかを示すデータ極性フ ラグをフラグ出力手段により出力し、一方、受信側にお いては、取込手段により、上記極性フラグの値に応じ て、受信データを反転して取込むようにしたため、クロ ックの前後でピット反転を生じる信号線の数を、判定手 段により設定されるビット数以下に制限できる。また、 判定手段において、デジタル入力の各ピットの重みが等 30 しい一種のD/Aコンパータと、前記D/Aコンパータ のアナログ出力電圧に対して、しきい値がピット数の1 /2に設定された電圧比較器とを有するようにすること により、クロックの前後でピット反転を生じる信号線の 数を、常に全ピット数の1/2以下に制限できる。した がって、LSI等を用いて特にその出力パッファが、ク ロックに同期してバスを直接駆動する際に生じる、同時 スイッチング・ピット数の制限という課題において、バ スのピット数の増大によって、LSI内部のI/Oセル の配置の工夫、電源ラインの強化等だけでは解決しきれ なくなった問題を解決できるという利点が得られる。

【図面の簡単な説明】

【図1】本発明に係るバス駆動回路の送信側の一実施例 の構成を示すプロック図である。

【図2】同実施例の上記パス駆動回路の受信側の一実施例の構成を示すプロック図である。

【符号の説明】

A 多数決回路部 (判定手段)

10, 12, 15 データ

- 11 クロック信号
- 13 NビットExclusive-OR出力信号

7

- 14 電圧比較器出力信号
- 1.6 データ極性フラグ
- 17 バッファ出力制御信号
- 20 NピットDフリップフロップ (反転手段)
- 21 Nピットセレクタ (反転手段)
- 22 Dフリップフロップ (フラグ出力手段)
- 23 NビットExclusive OR論理回路 (判定手段)
- 24 電流スイッチ (D/Aコンパータ)
- 25 定電流源 (D/Aコンパータ)
- 26 アナログ電圧比較器 (電圧比較器)
- 27 Nピット外部バス出力パッファ
- 28 データ極性フラグ出力パッファ
- 30,31 データ
- 32 データ極性フラグ

33 クロック信号

40 Nピット外部パス入力パッファ

8

41 NビットDフリップフロップ

- 42 Nビットセレクタ
- 43 データ極性フラグ入力パッファ
- 44 Dフリップフロップ
- V1 電源
- V 2 電源
- VRF1 電源
- 10 VRP2 電源
 - R 1 抵抗器
 - R 2 抵抗器
 - R 3 抵抗器

[図1]

【図2】

